芯片几纳米制程指的是什么

芯片几纳米制程指的是晶体管栅极的宽度，这个数字越小，芯片集成度越高。7纳米制程的晶体管栅极宽度约为7纳米，相当于头发丝直径的万分之一。台积电的5纳米工艺晶体管密度达到每平方毫米1.7亿个，比上一代提升80%。三星的3纳米工艺采用全新的GAA架构，电流控制能力提升30%，功耗降低50%。制程进步让手机芯片性能翻倍，同时电池续航延长。

芯片制程还决定电路设计复杂度。14纳米节点需要约15层光刻掩膜，而7纳米增至20层。每层光刻精度误差必须控制在几纳米内，相当于在A4纸上画出精确线条。台积电的3纳米工艺晶体管间距仅为54纳米，比病毒直径还小。先进制程需要极紫外光刻(EUV)设备，一台售价超过1.5亿美元。制程缩小让芯片单位面积计算能力提升，一块手机芯片晶体管数量超过地球人口总和。